欢迎访问本站！
Allegro按坐标批量放置焊盘- import CSV Pin file
2024-01-22 loonlog 8137 6
在项目中，需要对一颗裸芯片进行商用封装设计，裸芯片一共有五千多个bump，通过FanOut手段，合并部分重复网络的bump，最终扇出900个pin脚的封装。芯片厂家给了bump的网络名称和坐标位置，我能想到的唯一方法就是使用Allegro根据坐标文件导入焊盘来制作这个裸芯片的封装 ...
适合新手的在ubuntu系统上安装V2ray服务器
2024-01-19 loonlog 4574 0
PCB editor:Program has encountered a problem and must exit
2024-01-10 loonlog 8962 0
有一天，打开ALLEGRO的PCB editor，突然报错了，再打开Cadence的Capture CIS原理图工具一样报错，奇了怪了，每天都在使用的软件，今天就报错了，重启电脑都没用 ...
怎么给allegro设计的PCB制作并添加logo
2024-01-08 loonlog 8092 0
在设计PCB的时候，总有添加PCB logo的需求，上一篇文章介绍了在AD（Altium Designer）环境下设计PCB logo，本篇文章就来说下在Allegro ...
怎么给AD(Altium Designer)设计的PCB制作并添加logo
2023-12-29 loonlog 5997 2
使用AD（Altium Designer）设计PCB的时候，总要添加一个个性的logo吧；公司里面有这个需求，我们个人diy的时候也是可以个性一点。
添加logo首先需要有logo图片，然后转换成位图，bmp格式的图片 ...
AD使用小技巧：自动删除闭合走线回路
2023-12-18 loonlog 5270 0
在使用AD（Altium Designer）设计pcb的时候，我们经常需要对走线进行优化，当我们重新走一条网络的时候，希望软件自动清除旧的走线，或者我们给一条走线放置过孔的时候，希望自动清除旧的过孔，这样会提高效率 ...
一种消除差分传感器高差模初始电压信号的电路方法
2023-12-04 loonlog 5070 0
在项目中，使用了自制的一款压力传感器，差分电压信号输出，后级调理电路放大100倍后给到ADC芯片采集，由于工艺问题，前期一致性比较差，导致不同的传感器个体初始输出电压不同（过大的差模电压），还相差比较大，导致放大后的信号超出后端ADC的采集范围 ...