有时候，我们需要对已经完成的pcb文件进行更新，比如更换了器件封装，这就需要重新导入网络表，默认的，软件会在你导入网表的时候，被更新元件会消失，需要你重新放置元器件，这样就造成已经布好格局会被打乱，还需要重新放置 ...

在制作PCB的过程中，简单的板子无所谓，不需要很复杂的规则限定，只用人眼观察即可避开一些风险，但是遇到比较复杂的板子时，最好就做一些限制，比如禁止布线区域，我之前是不搞这个的，但是板子复杂了，如果不设置禁止布线区域 ...

      使用allegro设计pcb，导入网络表之后，就是放置元器件了，但是有时候，元器件是空的，无法放置，并提示select ...

PCB设计过程中，最令人头疼的问题，也是最玄的问题，更是决定性能、成败的问题，就是EMC的问题了；EMC设计的不好，有可能干扰别人不能工作，也可能受别人或者受自己的干扰，自己不能好好工作 ...

在使用allegro制作封装外形或者绘制板框的过程中，我们常常遇到封装外形使用圆弧角的要求，或者方形板框的直角修改为圆弧角或者是钝角，我们将这部分操作称之为倒角。allegro软件就提供了这么一个功能，具体方法如下：

菜单选择Add>Rectangle，在相应层画一个长方形。比如我要做一个插件晶振的封装，如下图 ...

本文主要介绍在allegro软件下，设置差分线，等长线以及跨电阻等长线设置步骤。主要是应对我最近使用的差分等长线的规则设置。

软件版本17.2，其他版本基本一致。

差分线设置

一、设置差分线对 ...

更新是更新了，但是并没有放到本篇文章，大家需要可以搜索关键词说不定能找到你想要的结果呢！

这里主要是记录一些Cadence和Allegro绘制原理图和PCB时常用的简单配置，长期更新，复杂点的设置另起一篇文章介绍。已经两年不用这个软件了，现在偶尔用一下，很多功能都忘记了，现在再来练练 ...