今日463人次阅读了133/155篇文章  |    留言板  |    RSS订阅

标签为"Allegro"的文章

每当我找到成功的钥匙,就发现有人把锁芯给换了…毒鸡汤

Allegro按坐标批量放置焊盘- import CSV Pin file

Allegro 电子电路

2024-01-22     loonlog     5507    6

在项目中,需要对一颗裸芯片进行商用封装设计,裸芯片一共有五千多个bump,通过FanOut手段,合并部分重复网络的bump,最终扇出900个pin脚的封装。芯片厂家给了bump的网络名称和坐标位置,我能想到的唯一方法就是使用Allegro根据坐标文件导入焊盘来制作这个裸芯片的封装 ...

PCB editor:Program has encountered a problem and must exit

Allegro PCB 电子电路 Cadence

2024-01-10     loonlog     6520    0

有一天,打开ALLEGRO的PCB editor,突然报错了,再打开Cadence的Capture CIS原理图工具一样报错,奇了怪了,每天都在使用的软件,今天就报错了,重启电脑都没用 ...

怎么给allegro设计的PCB制作并添加logo

Allegro PCB Cadence

2024-01-08     loonlog     6417    0

在设计PCB的时候,总有添加PCB logo的需求,上一篇文章介绍了在AD(Altium Designer)环境下设计PCB logo,本篇文章就来说下在Allegro ...

Allegro再次导入网表时保留元件位置(place changed component)

Allegro 电子电路

2021-12-16     loonlog     7974    0

有时候,我们需要对已经完成的pcb文件进行更新,比如更换了器件封装,这就需要重新导入网络表,默认的,软件会在你导入网表的时候,被更新元件会消失,需要你重新放置元器件,这样就造成已经布好格局会被打乱,还需要重新放置 ...

Cadence Allegro 设置禁止布线区域

Allegro Cadence

2020-08-19     loonlog     10998    1

在制作PCB的过程中,简单的板子无所谓,不需要很复杂的规则限定,只用人眼观察即可避开一些风险,但是遇到比较复杂的板子时,最好就做一些限制,比如禁止布线区域,我之前是不搞这个的,但是板子复杂了,如果不设置禁止布线区域 ...

Allegro Place Manually放置元件无法显示并提示select elements to place using tree view

Allegro 电子电路 Cadence

2020-08-14     loonlog     7788    0

      使用allegro设计pcb,导入网络表之后,就是放置元器件了,但是有时候,元器件是空的,无法放置,并提示select ...

PCB设计-EMC设计规范

Allegro AD 电路 PCB Altium designer 电子电路

2020-03-19     loonlog     2755    2

PCB设计过程中,最令人头疼的问题,也是最玄的问题,更是决定性能、成败的问题,就是EMC的问题了;EMC设计的不好,有可能干扰别人不能工作,也可能受别人或者受自己的干扰,自己不能好好工作 ...