电子电路

最近在搞芯片封装相关的一些东西，纯粹小白，需要参考下7045FPGA芯片的S参数，从官网下载了S参数模型，为SnP格式，一时摸不着头脑，于是在网上找资料，甚是辛苦，也没有完美答案，但通过网络还是能找到些蛛丝马迹 ...

在使用AD(Altium Designer)设计PCB，有时需要对布线后的一段线或者一束线进行切断操作，以方便做其他操作，这时候可以使用Slice Tracks这个命令进行操作，具体如下：

1 ...

多年使用AD(Altium Designer)画电路板，已经使用习惯了老版本，大部分都是AD16/AD17，已经不记得具体是哪个版本了，偶尔换个工作，电脑中已经存在了AD16版本 ...

在使用AD进行pcb设计时，尤其是进入收尾阶段，经常需要总体预览走线完美程度，需要进行单层预览，只显示当前层，其他层隐藏或者变成灰色，相当于高亮显示当前浏览层，先看一个动图 ...

在项目中，需要对一颗裸芯片进行商用封装设计，裸芯片一共有五千多个bump，通过FanOut手段，合并部分重复网络的bump，最终扇出900个pin脚的封装。芯片厂家给了bump的网络名称和坐标位置，我能想到的唯一方法就是使用Allegro根据坐标文件导入焊盘来制作这个裸芯片的封装 ...

有一天，打开ALLEGRO的PCB editor，突然报错了，再打开Cadence的Capture CIS原理图工具一样报错，奇了怪了，每天都在使用的软件，今天就报错了，重启电脑都没用 ...

在设计PCB的时候，总有添加PCB logo的需求，上一篇文章介绍了在AD（Altium Designer）环境下设计PCB logo，本篇文章就来说下在Allegro ...