电子电路
努力不一定会成功,但是不努力一定会很舒服哦!毒鸡汤
Altium designer Sch Compiler: Duplicate Net Names Wire解决方法
2021-03-25     loonlog     2884    0
用AD好多年,也没遇到过这个问题,现在在别人的原理图上进行更改,添加内容过的时候遇到了问题,一个工程里面多张原理图,相同过的网络标号,但就是无法链接,报错,原理图符号引脚有红色波浪线:
查看元器件红色波浪线报警的具体信息 ...
Altium designer Sch Compiler: unique identifiers error的原因与解决方法
2021-03-18     loonlog     2817    0
问题背景:
平时在使用Altium designer (AD)制作原理图的时候,相同的电路块,我们喜欢用复制粘贴来方便快捷的完成绘图,特别是画TOP图的时候,相同的功能块会共用一张图纸,然后对元器件位号重新命名 ...
开关电源纹波标准与测试规范说明
2021-03-09     loonlog     10894    0
理想状态时,电源输出的直流电压应为一固定值, 但是很多时候它是通过交流电压整流、滤波后得来的,或多或少会有剩余的交流成分,这种包含周期性与随机性成分的杂波信号我们称之为纹波。较大的纹波会影响CPU与GPU正常工作 ...
Keil Generic Keygen - EDGE使用方法-解除2K的限制
2020-12-07     loonlog     13971    4
Keil Generic Keygen是一个Keil注册机,可以解除2K限制,咱一般玩玩单片机就用这个就可以了,如果是公司使用,还是要让老板买正版
打开Keil软件,在File里找到License Management ...
芯片IO口输出能力和灌电流能力测试方法
2020-12-04     loonlog     2660    0
PMOS管测试步骤(Drive High Ability)
1、将IO PAD配置成output模式,DUT供电电压为可正常工作的最低电压,如依datasheet允许,下降10 ...
Cadence Allegro 设置禁止布线区域
2020-08-19     loonlog     12148    1
在制作PCB的过程中,简单的板子无所谓,不需要很复杂的规则限定,只用人眼观察即可避开一些风险,但是遇到比较复杂的板子时,最好就做一些限制,比如禁止布线区域,我之前是不搞这个的,但是板子复杂了,如果不设置禁止布线区域 ...
Allegro Place Manually放置元件无法显示并提示select elements to place using tree view
2020-08-14     loonlog     9219    0
使用allegro设计pcb,导入网络表之后,就是放置元器件了,但是有时候,元器件是空的,无法放置,并提示select ...
Altium designer Sch Compiler: Duplicate Net Names Wire解决方法
2021-03-25     loonlog     2884    0
用AD好多年,也没遇到过这个问题,现在在别人的原理图上进行更改,添加内容过的时候遇到了问题,一个工程里面多张原理图,相同过的网络标号,但就是无法链接,报错,原理图符号引脚有红色波浪线:
查看元器件红色波浪线报警的具体信息 ...
Altium designer Sch Compiler: unique identifiers error的原因与解决方法
2021-03-18     loonlog     2817    0
问题背景:
平时在使用Altium designer (AD)制作原理图的时候,相同的电路块,我们喜欢用复制粘贴来方便快捷的完成绘图,特别是画TOP图的时候,相同的功能块会共用一张图纸,然后对元器件位号重新命名 ...
开关电源纹波标准与测试规范说明
2021-03-09     loonlog     10894    0
理想状态时,电源输出的直流电压应为一固定值, 但是很多时候它是通过交流电压整流、滤波后得来的,或多或少会有剩余的交流成分,这种包含周期性与随机性成分的杂波信号我们称之为纹波。较大的纹波会影响CPU与GPU正常工作 ...
Keil Generic Keygen - EDGE使用方法-解除2K的限制
2020-12-07     loonlog     13971    4
Keil Generic Keygen是一个Keil注册机,可以解除2K限制,咱一般玩玩单片机就用这个就可以了,如果是公司使用,还是要让老板买正版
打开Keil软件,在File里找到License Management ...
芯片IO口输出能力和灌电流能力测试方法
2020-12-04     loonlog     2660    0
PMOS管测试步骤(Drive High Ability)
1、将IO PAD配置成output模式,DUT供电电压为可正常工作的最低电压,如依datasheet允许,下降10 ...
Cadence Allegro 设置禁止布线区域
2020-08-19     loonlog     12148    1
在制作PCB的过程中,简单的板子无所谓,不需要很复杂的规则限定,只用人眼观察即可避开一些风险,但是遇到比较复杂的板子时,最好就做一些限制,比如禁止布线区域,我之前是不搞这个的,但是板子复杂了,如果不设置禁止布线区域 ...
Allegro Place Manually放置元件无法显示并提示select elements to place using tree view
2020-08-14     loonlog     9219    0
使用allegro设计pcb,导入网络表之后,就是放置元器件了,但是有时候,元器件是空的,无法放置,并提示select ...