今日12人次阅读了11/154篇文章  |    留言板  |    RSS订阅

标签为"电子电路"的文章

年龄不是问题,身高不是距离,没钱谁喜欢你毒鸡汤

Allegro按坐标批量放置焊盘- import CSV Pin file

Allegro 电子电路

2024-01-22     loonlog     2394    6

在项目中,需要对一颗裸芯片进行封装设计,芯片一共有五千多个bump,部分网络重复的bump可以合并,晶圆厂家给了bump的网络名称和坐标位置,我能想到的唯一方法就是使用Allegro根据坐标文件导入焊盘来制作这个封装,第一次使用这个功能,还是现学了;

这个方法也特别适合用来设计普通的封装,即使引脚不多的情况下 ...

PCB editor:Program has encountered a problem and must exit

Allegro PCB 电子电路 Cadence

2024-01-10     loonlog     3333    0

有一天,打开ALLEGRO的PCB editor,突然报错了,再打开Cadence的Capture CIS原理图工具一样报错,奇了怪了,每天都在使用的软件,今天就报错了,重启电脑都没用 ...

怎么给AD(Altium Designer)设计的PCB制作并添加logo

Altium designer 电子电路

2023-12-29     loonlog     2521    2

使用AD(Altium Designer)设计PCB的时候,总要添加一个个性的logo吧;公司里面有这个需求,我们个人diy的时候也是可以个性一点。

添加logo首先需要有logo图片,然后转换成位图,bmp格式的图片 ...

AD使用小技巧:自动删除闭合走线回路

电路 Altium designer 电子电路 硬件 软件

2023-12-18     loonlog     3008    0

在使用AD(Altium Designer)设计pcb的时候,我们经常需要对走线进行优化,当我们重新走一条网络的时候,希望软件自动清除旧的走线,或者我们给一条走线放置过孔的时候,希望自动清除旧的过孔,这样会提高效率 ...

AD软件PCB中怎么对芯片引脚间距单独设置安全规则

AD 电路 PCB Altium designer 电子电路 硬件 软件

2023-10-20     loonlog     2707    0

我们在设计PCB的时候,经常会遇到芯片引脚间距小于我们设置的安全间距,进而DRC报错,如下图,(本文就依间距规则进行举例说明,其他属性,也是一样的步骤),虽然根据DRC列表逐一确认安全的情况下,可以不用单独设置,也无大碍 ...

Altium Designer (AD) Query语句的编写及检测

Altium designer 电子电路

2023-09-15     loonlog     5532    0

平时在使用AD(Altium Designer)设计PCB的时候,经常会涉及一些诸如线宽,线距,过孔大小等的设置,我都是使用一种基础规则设置,有时候间距设置大于芯片引脚的间距,就会导致无法走线 ...

DDR硬件电源相关知识-VDD、VDDQ、VDDL、VPP、VTT

电路 电子电路

2022-11-30     loonlog     5454    0

对于电源电压,DDR SDRAM系统要求三个电源,分别为VDDQ、VTT和VREF。

1、主电源VDD、VDDQ和VPP

主电源的要求是VDDQ=VDD ...