更新是更新了，但是并没有放到本篇文章，大家需要可以搜索关键词说不定能找到你想要的结果呢！

这里主要是记录一些Cadence和Allegro绘制原理图和PCB时常用的简单配置，长期更新，复杂点的设置另起一篇文章介绍。已经两年不用这个软件了，现在偶尔用一下，很多功能都忘记了，现在再来练练。

Cadence原理图设计

1、原理图图纸大小设置

打开原理图图纸，选择菜单“Options”,下来菜单选择"Schematic Page Properties",在弹框中选择图纸尺寸，到这里，相信你知道怎么做了。

2、当做一个封装时，或者拿着别人的图纸自己输出netlist时，会有提到，引脚名重复的问题，比如GND、VCC之类的，这样就需要修改原理图封装，双击引脚，弹框中，“Type”项目里面选择power属性，然后下面选框“Pin Visible”选上即可，有多少相同脚都这样操作即可。

Allegro电路板PCB的设计

1、我们经常会拿别人的图来参考，或者更改，有时候使用习惯不一样，比如有人喜欢用空心焊盘，而我就喜欢用实心焊盘，两者的转换方法是：

setup --> Design Parameter Editor --> Display (Filled pads打勾)

2、为pcb更新封装

1. 菜单栏-Place --> Update Symbols --> 勾选package symbol --> Refresh

2. 空白处鼠标右击-Application Mode-placement Edit 选中Placement Edit模式，后选择需要更新封装的器件，右键选择Refresh symbol instance即可 注意，右键在Quick Utilites->Refresh symbol进行更新时和Update Symbols功能一致，是更新全部对应的封装